|
|
| |
| |
工作地址 |
|
|
|
|
(深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408)
用小程序查
用百度查
|
| |
职位描述 用小程序查看更多 |
|
岗位职责：
1、负责硬件模块设计，实现，仿真，测试，建模，性能评估和优化；
2、设计时钟分配，复位序列和内部存储管理；
3、执行 LINT / CDC 等标准质量保证程序；
4、设计约束并实现时序收敛；
5、支持验证团队和驱动软件团队；
6、撰写技术文件；
任职要求：
1、计算机，电子工程或相关专业本科以上学历；
2、精通基于 Verilog 的数字电路开发；
3、熟悉用python等语言进行硬件行为建模；
4、有深度学习算法的知识优先；
5、有高吞吐量，低延迟和并行架构的设计经验优先；
6、快速学习能力，良好的团队协作精神和敬业精神； |
|
| |
|
|
| |
|
